用語集

Technical Terms

Verilog

デジタル回路の設計用の論理シミュレータ、または、そこで使用するハードウェア記述言語のこと。両者を区別する場合、言語の方を「Verilog HDL（Hardware Description Language）」と呼ぶこともある。また、SystemVerilog は、Verilogを拡張し、ハードウェア記述言語とハードウェア検証言語を統合したものである。

「機械分野」のプロジェクト